Month: January 2010

DLX procesor sa 5 stepena pipeline-a (VLSI sistemi projekat ETF Beograd 2010 deo 1)
0

DLX procesor sa 5 stepena pipeline-a (VLSI sistemi projekat ETF Beograd 2010 deo 1)

DLX procesor sa 5 stepena pipeline-a Nikola Vidosavljević, Nikola Milošević   1. Definisanje projekta 1.1 Uvod Projekat iz VLSI (Very Large Scaled Integration) nam služi da savladamo osnovne elemente jezika VHDL (VLSI Hardware Language) i projektovanjem sopstvenog procesora upoznamo detalje njegove arhitekture koja je vrlo bliska sa arhitekturom procesora koji se danas koriste, ali ipak […]

DLX procesor sa 5 stepena pipeline-a (deo 2)
0

DLX procesor sa 5 stepena pipeline-a (deo 2)

4. Opis dizajna 4.1 Zabeleške uz dizajn Kodovanje instrukcija i načina adresiranja zadato je sledećom tabelom naziv 15..12 11..8 7..4 3..0 reči NOOP 0000 0000 0000 0000 1 Store 0001 rezultat xxxx adresa 1 Mov 0010 ureg Izreg rotiranje 1 Add 0011 rezultat prviop Drugiop 1 Sub 0100 reultat prviop drugiop 1 And 0101 rezultat […]